2026-02-08 00:28:54 网络安全文章来源：ZONE.CI 全球网 0 阅读模式

文章总结： 本文介绍芯片设计中CRG（ClockResetGenerator）时钟复位生成模块的基础知识。时钟系统涵盖时钟源、锁相环PLL、分频器、片上时钟控制器OCC、时钟门控ICG、时钟切换（mux与switch）及时钟buffer等组件，重点阐述无毛刺时钟切换电路原理。复位系统详述片外（PMIC、JTAG等）与片内（看门狗、软件等）复位源，对比同步复位、异步复位及异步复位同步释放三种方式的优缺点与实现机制，强调复位信号需满足恢复时间和撤销时间以避免亚稳态。 综合评分： 72 文章分类： 安全建设,芯片技术,硬件安全

cover_image

芯片设计基础 — CRG模块

谈思实验室

2026年2月7日 18:00 上海

点击上方蓝字谈思实验室

获取更多汽车网络安全资讯

CRG是芯片里的时钟和复位生成模块，全称是Clock Reset Generator。CRG模块提供整个系统所需要的时钟和复位信号。本文主要介绍一下CRG时钟系统和复位系统的基本模块和概念

CRG时钟系统

CRG的时钟部分一般都包括时钟源、锁相环（PLL）、时钟分频、片上时钟控制器（OCC）、时钟门控（ICG）、时钟切换、时钟buffer等电路结构。

1.时钟源 一般来自外部的晶振。常见的外部晶振有32.768KHz时钟和24MHz时钟（这个频率可变）。32.768KHz时钟一般提供给RTC模块等，用于产生系统时钟、时间戳等。24MHz时钟一般用做PLL的参考时钟。

2.锁相环（PLL） 基于晶振提供的基准时钟，生成稳定的高频时钟。

3.时钟分频（divider） 将锁相环输出的高频时钟进行分频，从而满足不同模块的时钟需求。

4.片上时钟控制器（OCC，On–chip Clock Controller） OCC是插在SoC上的逻辑电路，用来做DFT测试。在自动测试机台上对芯片进行全速测试时，根据scan信号控制选通ATE时钟或芯片内部时钟。

5.时钟门控（ICG，Integrated Clock Gating） ICG通常是用于控制打开和关闭时钟，从而降低功耗。一般模块级的ICG是手动加，寄存器级别的ICG是综合工具自动加。

6.时钟切换一般分为clk mux和clk switch。

clk mux是组合逻辑，用于静态切换，动态切换的话会出现glitch，如下图所示。

clk mux

clk switch，时序逻辑，可用于动态切换。在两个电平相反的时候切换时钟，肯定有毛刺；电平相同的时候，即使不产生毛刺，时钟切换后的第一个时钟的周期或占空比也不是理想的。所以为避免毛刺的产生，需要在两个时钟都为低电平时进行切换。一种典型的无毛刺时钟切换电路如下所示。

glitch free clock switch

该电路利用时钟下降沿对时钟选择信号 sel_clk 进行缓存。同时一个时钟选择信号对另一个时钟进行反馈控制，保证同一时刻只能有一路时钟有效。最后采用或操作将两路时钟合并，完成时钟切换的过程。

7. 时钟buffer 增强时钟信号的驱动能力。

CRG复位系统

在芯片设计中，复位逻辑是一个很重要的部分。复位是让芯片进入一个能稳定操作且确定的初始状态，从而避免芯片在上电后进行某个随机的状态而死机，或者是运行过程中出现了问题，能通过看门狗等方式产生复位而恢复初始状态。

芯片中的复位源一般分为片外reset源和片内reset源。

片外的reset源一般有来自PMIC的power reset，来自系统板上的pad reset，jtag reset等。片内的reset源有watchdog timeout reset，software reset及其他硬件机制产生的reset等。一个模块的reset可能由几种或者全部reset源控制。

复位的类型包括同步复位、异步复位、异步复位同步释放。

2.1 同步复位

同步复位是指复位信号只有在时钟有效沿到来时，才能有效。同步复位的verilog代码如下：

其综合得到的电路如下：

带同步复位的可加载触发器

同步复位的优点：

同步复位一般能确保电路是100%同步的，有利于时序分析，综合出来的最高频率一般较高；
同步复位会综合成更小的触发器，特别在该复位信号被触发器的输入逻辑门控时；
同步复位确保复位只发生在有效时钟沿。时钟可以作为过滤掉复位毛刺的手段；
在一些设计中，复位必须由一组内部条件产生。推荐在这样的设计中使用同步复位信号，这样可以将时钟之间的复位毛刺过滤掉。

同步复位的缺点：

大多数逻辑器件库中的DFF只有异步复位端口，所以使用同步复位，综合器会在寄存器的数据输入端插入组合逻辑，一是会耗费组合逻辑资源，二是综合器无法分辨复位信号和其他数据信号，需要判断综合出的复位信号是否满足设计需求。
复位信号的有效时间必须大于时钟周期，才能保证被可靠地识别，完成复位。所以有时需要脉冲展宽器，以保证复位信号能出现再时钟有效沿处。
门控时钟电路情况：同步复位需要时钟来复位电路。在使用门控时钟时可能出现问题。在复位信号发出时，时钟可能关闭，在这种情况下只能使用异步复位，并在时钟恢复前移除复位信号。

2.2 异步复位

异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。使用异步复位的触发器在设计时就加入了一个独立的复位引脚，通过有效的复位信号即可将触发器进入复位初始状态。

下面是带有异步复位信号的触发器的verilog代码：

上述代码所综合出的电路结构如下：

异步复位可加载触发器

异步复位的优点：

异步复位最大的优点是不增加数据路径的延迟，保证数据路径上是干净的，这对于时序很紧张的数据路径来说非常友好。
大多数器件库的DFF都有异步复位端口，采用异步复位可以节省逻辑资源。
最明显的优势是有没有时钟都可以复位，在芯片上电或者门控时钟也能正常复位触发器。

异步复位的缺点：

在复位信号释放的时候可能会出现亚稳态问题：复位释放在时钟有效沿附近；
容易受到毛刺的影响

2.3 异步复位同步释放

与数据信号需要满足的建立时间和保持时间类似，复位信号也需要满足恢复时间（recovery time）和撤销时间（removal time）：

恢复时间：指的是异步复位被设置为无效后，在下一个时钟有效沿到来之前需要保持稳定的最短时间。类似于同步电路中的setup time。
撤销时间：指在时钟有效沿来临之后，异步复位信号需要继续保持有效的最短时间。类似于同步电路中的hold time。

如果不满足异步复位信号的恢复时间和撤销时间，那么可能产生亚稳态。因此需要在异步复位信号释放时对其进行同步（异步复位同步释放），即使用复位同步器，结构如下图所示：

复位同步器

verilog代码如下：

首先，当异步复位信号有效时，两个触发器都会被复位为0值，进而驱动主复位信号masterrst_n通过复位缓冲树，再到达设计中的其他触发器，然后整个设计都异步复位（即所谓”异步复位”）。

当复位信号被置为无效时，第一个复位寄存器将在时钟的控制下被置为1，随后下一个周期，第二个复位寄存器也会被置为1，最终花费了两个时钟有效沿移除了主复位信号，进而整个设计开始正常工作（即所谓”同步释放”）。

上述两个过程合起来称为异步复位同步释放。

来源：知乎@someone

https://zhuanlan.zhihu.com/p/701208905

谈思-汽车出海安全合规（欧洲）

交流群

谈思 AutoSec Europe 峰会旨在搭建一个能融汇全球视野与中国实践、连接技术前沿与落地应用的国际性专业平台，以助力中国汽车应对在出海过程中面临的网络与数据安全合规痛点。从前沿技术研讨、合规要点解析到经验交流，都将通过本平台为您提供持续支持。社群已超过200人，需邀请加入，如需入群，欢迎添加社群小助手微信taaslabs01。

谈思-SDV&AIDV技术出海

交流群

诚邀行业同仁加入谈思SDV&AIDV出海技术交流群，聚焦软件定义汽车、AI定义汽车、下一代EEA、智能座舱、智能驾驶、软件架构、域控制器开发、芯片技术、软件工具等核心议题，欢迎大家加群交流探讨~~社群已超过200人，需邀请加入，如需入群，欢迎添加社群小助手微信taaslabs01。

end

谈思汽车媒体门户

精品活动推荐

AutoSec系列沙龙

专业社群

部分入群专家来自：

新势力车企：

特斯拉、理想、极氪、小米、零跑汽车、阿维塔汽车、智己汽车、小鹏、岚图汽车、蔚来汽车、吉祥汽车、赛力斯……

外资传统主流车企代表:

大众中国、大众酷翼、奥迪汽车、宝马、福特、戴姆勒-奔驰、通用、保时捷、沃尔沃、现代汽车、日产汽车、捷豹路虎、斯堪尼亚……

内资传统主流车企：

吉利汽车、上汽乘用车、长城汽车、上汽大众、长安汽车、北京汽车、东风汽车、广汽、比亚迪、一汽集团、一汽解放、东风商用、上汽商用……

全球领先一级供应商：

博世、大陆集团、联合汽车电子、安波福、采埃孚、科世达、舍弗勒、霍尼韦尔、大疆、日立、哈曼、华为、百度、联想、联发科、普瑞均胜、德赛西威、蜂巢转向、均联智行、武汉光庭、星纪魅族、中车集团、潍柴集团、地平线、紫光同芯、字节跳动、……

二级供应商(500+以上)：

中科数测、ETAS、BlackDuck、NXP、上海软件中心、Deloitte、奇安信、为辰信安、云驰未来、信长城、泽鹿安全、纽创信安、复旦微电子、天融信、奇虎360、中汽中心、中国汽研、上海汽检、加特兰微电子、浙江大学……

人员占比

公司类型占比

文章

不要错过哦，这可能是汽车网络安全产业最大的专属社区！

关于涉嫌仿冒AutoSec会议品牌的律师声明

一文带你了解智能汽车车载网络通信安全架构

网络安全：TARA方法、工具与案例

汽车数据安全合规重点分析

浅析汽车芯片信息安全之安全启动

域集中式架构的汽车车载通信安全方案探究

系统安全架构之车辆网络安全架构

车联网中的隐私保护问题

智能网联汽车网络安全技术研究

AUTOSAR 信息安全框架和关键技术分析

AUTOSAR 信息安全机制有哪些？

信息安全的底层机制

汽车网络安全

Autosar硬件安全模块HSM的使用

首发!小米雷军两会上就汽车数据安全问题建言：关于构建完善汽车数据安全管理体系的建议

免责声明：

本文所载程序、技术方法仅面向合法合规的安全研究与教学场景，旨在提升网络安全防护能力，具有明确的技术研究属性。

任何单位或个人未经授权，将本文内容用于攻击、破坏等非法用途的，由此引发的全部法律责任、民事赔偿及连带责任，均由行为人独立承担，本站不承担任何连带责任。

本站内容均为技术交流与知识分享目的发布，若存在版权侵权或其他异议，请通过邮件联系处理，具体联系方式可点击页面上方的联系我。

本文转载自：谈思实验室《芯片设计基础 — CRG模块》