文章总结： 本文详解基于Vivado的FIR滤波器设计，用于滤除DDC后的高频镜像与噪声。核心是在MATLAB中用filterDesigner生成低通系数，必须量化为16位整数以适配FPGA，随后导入Vivado的FIRIP核配置。该方案实现抗混叠滤波与线性相位，实操步骤清晰。 综合评分： 75 文章分类： 其他

基于Vivado的FIR滤波器设计

原创

vhdl vhdl

详谈FPGA开发

2026年4月10日 15:27 陕西

在小说阅读器读本章

去阅读

今天给大家分享的是FIR滤波器的设计，FIR滤波器是数字信号处理中非常重要的环节，信号通过DDC处理后，基带信号中存在混频镜像、高频噪声、波形有毛刺等实际情况，因此设计FIR滤波器就非常有必要。

FIR滤波工作方式如下：

1、输入数据，被寄存器保存；

2、每个时刻的数据乘一个系数；

3、全部乘完加在一起；

4、输出就是滤波后干净的数据。

在Vivado中我们可以直接使用FIR Compiler IP核，只要计算出模型系数参量即可，系数参量是通过在MATLAB建立FIR滤波器模型实现的。

一、FIR滤波器系数参量生成

首先在MATLAB中输入filterDesigner；

根据项目设定具体参数值，然后对设置的参数进行解释：

分析如下：

结构：滤波器结构为直接型 FIR；

阶:滤波器阶数129对应系数数量129；

稳定：FIR滤波器天然稳定（所有极点都在单位圆内）；

来源：滤波器已经完成设计；

低通 FIR：只让低频通过，滤除高频；

高通 FIR：只让高频通过，滤除低频；

带通 FIR：只让指定频段通过；

带阻 FIR：只抑制指定频段；

阻带波纹：阻带内有均匀的小波纹，是 FIR 滤波器最优设计方法

滤波器的幅频响应，横轴是频率（MHz），纵轴是幅值衰减（dB）：

通带(0 ~ 0.5MHz)：幅值接近 0dB 信号几乎无衰减通过（保留基带信号）

过渡带(0.5MHz ~ 2MHz)：幅值快速下降 → 从通带到阻带的过渡区域

阻带(2MHz ~ 28MHz，奈奎斯特频率= 56/2=28MHz)：

幅值稳定在 -65~-70dB 左右 → 高频信号被大幅抑制(滤除DDC后的28MHz 镜像、高频噪声)

密度因子：等波纹算法的迭代精度，值越大，波纹越均匀，计算时间越长（默认20是工程最优值）

单位：频率单位为MHz

Fs：采样率56MHz

Fpass：通带截止频率0.5MHz，0~0.5MHz 为通带，信号无衰减通过

Fstop：阻带起始频率2MHz，2MHz 以上为阻带，信号被大幅抑制

Wpass=1，Wstop=1：通带/阻带权重，1 表示通带和阻带的波纹权重相等，是默认最优配置。

点击设计滤波器： MATLAB 用等波纹算法计算出浮点系数 ；

然后点击File文件里面的导出，或者ctrl+E，就可以将计算出的系数导入到工作区；

然后量化成16bit整数导出系数，导入参数时，无论浮点型还是整形，FPGA都只接收量化后的参数，不接受浮点型运算，因此需要先将MATLAB中的参数量化后加入FIR IP核中。

二、FPGA中FIR IP使用

搜索FIR，就可以检索到FIR Compiler IP核；

将生成的FIR滤波器参数，放置红框处，即可：

其他的保持默认即可。

三、总结

在我们处理数字信号时，FIR 滤波器作用在DDC下变频后滤除高频镜像与噪声，实现抗混叠滤波，同时以线性相位保证信号不失真，为抽取降采样和后续基带处理提供干净、稳定的I/Q 信号，因此值得我们去学习，希望本次分享对大家有帮助。

免责声明：

本文所载程序、技术方法仅面向合法合规的安全研究与教学场景，旨在提升网络安全防护能力，具有明确的技术研究属性。

任何单位或个人未经授权，将本文内容用于攻击、破坏等非法用途的，由此引发的全部法律责任、民事赔偿及连带责任，均由行为人独立承担，本站不承担任何连带责任。

本站内容均为技术交流与知识分享目的发布，若存在版权侵权或其他异议，请通过邮件联系处理，具体联系方式可点击页面上方的联系我。

本文转载自：详谈FPGA开发 vhdl vhdl《基于Vivado的FIR滤波器设计》